


# 2SA565

シリコン PNP  
エピタキシャルプレーナ形  
Hi Fi 出力増幅用



1. エミッタ 2. ベース 3. コレクタ

### ■ 最大定格 ( $T_a=25^\circ\text{C}$ )

コレクタ・ベース電圧	$V_{CBO}$	.....	-50	V
コレクタ・エミッタ電圧	$V_{CEO}$	.....	-50	V
エミッタ・ベース電圧	$V_{EBO}$	.....	-4	V
コレクタ電流	$I_C$	.....	-500	mA
許容コレクタ損失	$P_C$	.....	300	mW
接合部温度	$T_j$	.....	175	$^\circ\text{C}$
保存温度	$T_{stg}$	.....	-55 ~ +175	$^\circ\text{C}$


### ■ 電気的特性 ( $T_a=25^\circ\text{C}$ )

	最小	標準	最大
コレクタ・エミッタ破壊電圧 $V_{(BR)CEO} (I_C = -1\text{mA}, R_{BE} = \infty)$	-50	—	— V
コレクタ遮断電流 $I_{CBO} (V_{CB} = -20\text{V}, I_E = 0)$	—	—	-1 $\mu\text{A}$
直流電流増幅率* $h_{FE} (V_{CE} = -3\text{V}, I_C = -10\text{mA})$	40	80	200
直流電流増幅率 $h_{FE} (V_{CE} = -3\text{V}, I_C = -100\text{mA})$	40	80	200
ベース・エミッタ電圧 $V_{BE} (V_{CE} = -3\text{V}, I_C = -10\text{mA})$	—	0.65	— V
コレクタ・エミッタ飽和電圧 $V_{CE(sat)} (I_C = -200\text{mA}, I_B = -20\text{mA})$	—	0.5	2.0 V
利得帯域幅積 $f_T (V_{CE} = -6\text{V}, I_C = -1\text{mA})$	—	100	— MHz


\* 2SA565 は  $h_{FE}$  の値により、下記のように 3 区分し、現品にそれぞれ ㉠, ㉡, ㉢ と表示してあります。

㉠ 40~70    ㉡ 60~120    ㉢ 100~200


許容コレクタ損失の周囲温度による変化



エミッタ接地出力静特性



エミッタ接地伝達静特性



直流電流増幅率対コレクタ電流特性

